Vi điều khiển 8051 có dung lượng bộ nhớ dữ liệu là bao nhiêu?

Phần chính của vi điều khiển 8051 là bộ xử lý trung tâm [CPU: central processing unit] bao gồm:

• Thanh ghi tích lũy A.
• Thanh ghi tích lũy phụ B, dùng cho phép nhân chia.
• Đơn vị logic học [ALU: Arithmetic Logical Unit].
• Từ trạng thái trương trình [PSW: Program Status Word].
• Bốn băng thanh ghi.
• Con trỏ ngăn xếp.
• Ngoài ra còn có bộ nhớ chương trình, bộ giải mã lệnh, bộ điều khiển thời gian logic.

Đơn vị xử lí trung tâm nhận trực tiếp xung từ bộ giao động, ngoài ra còn có khả năng đưa tín hiệu giữ nhịp từ bên ngoài.

Chương trình đang chạy có thể dừng lại nhờ một khối điều khiển ngắt ở bên trong. Các nguồn ngắt có thể là: các biến cố ở bên ngoài, sự tràn bộ đếm định thời hoặc cũng có thể là giao diện nối tiếp.

Hai bộ định thời 16 bit hoạt động như một bộ đếm.

Các cổng [port0, port1, port2, port 3] sử dụng vào mục đích điều khiển.

Ở cổng 3 có thêm các đường dẫn điều khiểu dùng để trao đổi với một bộ nhớ bên ngoài, hoặc để đầu nối giao diện nối tiếp, cũng như các đường ngắt dẫn bên.

Hình 1.1: sơ đồ khối 8051

Giao diện nối tiếp có chứa một bộ truyền và một bộ nhận không đồng bộ, làm việc độc lập với nhau. Trong vi điều khiển 8051 có hai thành phần quan trọng khác đó là bộ nhớ ngoài và các thanh ghi.

Bộ nhớ bao gồm: có bộ nhớ RAM và bộ nhớ ROM dùng để lưu trữ dữ liệu và mã lệnh. Các thanh ghi sử dụng để lưu thông tin trong quá trình xử lý. Khi CPU làm việc nó làm thay đổi nội dung của các thanh ghi.

Port 0 gồm các chân từ 32 ¸ 39. Port 0 có chức năng I/O trong các thiết kế cỡ nhỏ [không dùng bộ nhớ mở rộng]. Đối với các thiết kế lớn với bộ nhớ rộng, nó được hợp kênh giữa bus địa chỉ và bus dữ liệu.

Port 1 là một port I/O trên các chân 1-8. Các chân được ký hiệu P1.0, P1.1, P1.2…Có thể dùng cho các thiết bị ngoài nếu cần. Port 1 không có chức năng khác, vì vậy chúng ta chỉ được dùng trong giao tiếp với các thiết bị ngoài.

port 2 là một port công dụng kép trên các chân 21-28 được dùng như các đường xuất nhập hoặc là byte cao của bus địa chỉ đối với các thiết kế dùng bộ nhớ mở rộng.

Hình 1.2: Sơ đồ chân 8051

Liên hệ người viết : 01234 0309 28

email :

port 3 là  một port công dụng kép trên các chân 10-17. Các chân của port này có nhiều chức năng, các công dụng chuyển đổi có liên hệ với các đặc tính đặc biệt của 8051 như bảng sau.

Bảng 1.1: Chức năng của các chân trên port 3

1. PSEN [Program Store Enable]: 8051 có 4 tín hiệu điều khiển

PSEN là tín hiệu ra trên chân 29. Nó là tín hiệu điều khiển để cho phép bộ nhớ chương trình mở rộng và thường được nối đến chân OE [Output Enble] của một EPROM để cho phép đọc các bytes mã lệnh.

PSEN sẽ ở mức thấp trong thời gian lấy lệnh. Các mã nhị phân của trương trình được đọc từ EPROM qua bus và được chốt vào thanh ghi lệnh của 8051 để giải mã lệnh. Khi thi hành chương trình ROM nội [8051] PSEN sẽ ở mức thụ động [mức cao].

1. ALE [Address Latch Enable]

Tín hiệu ra ALE trên chân 30 tương hợp với các thiết bị làm việc với các xử lý 8858, 8088, 8086, 8051 dùng ALE một cách tương tự cho làm việc giải các kênh các bus địa chỉ và dữ liệu khi port 0 được dùng trong chế độ chuyển đổi của nó: vừa là bus dữ liệu vừa là bus thấp của địa chỉ, ALE là tín hiệu để chốt địa chỉ vào một thanh ghi bên ngoài trong nửa đầu của chu kỳ bộ nhớ. Sau đó, các đường port 0 dùng để xuất hoặc nhập dữ liệu trong nửa sau chu kỳ của bộ nhớ.

Các xung tín hiệu ALE có tốc độ bằng 1/6 lần tần số dao động trên chip và có thể dùng làm nguồn xung nhịp cho các hệ thống. Nếu xung trên 8051 là 12MHz thì ALE có tần số 2MHz. Chỉ ngoại trừ khi thi hành lệnh MOVX, một xung ALE sẽ bị mất. Chân này cũng được làm ngõ vào cho lập trình cho EPROM trong 8051.

Tín hiệu vào EA trên chân 31 thường được mắc lên mức cao [+5V] hoặc mức thấp [GND]. Nếu ở mức cao, 8051 thi hành chương trình từ ROM nội trong khoảng địa chỉ thấp [4K]. Nếu ở mức thấp, chương trình chỉ được thi hành từ bộ nhớ mở rộng. Nếu EA được nối mức thấp bộ nhớ bên trong chương trình 8051 sẽ bị cấm và chương trình thi hành từ EPROM mở rộng. Người ta còn dùng chân EA làm chân cấp điện áp 21V khi lập trình cho EPROM trong 8051.

Ngõ vào RST trên chân 9 là ngõ reset của 8051. Khi tín hiệu này được đưa lên mức cao [trong ít nhất 2 chu kỳ máy], các thanh ghi trong 8051 được tải những giá trị thích hợp để khởi động hệ thống.

1. Các ngõ vào bộ dao động trên chip

Như đã thấy trong các hình trên, 8051 có một bộ dao động trên chip. Nó thường được nối với thạch anh giữa hai chân 18 và 19. Tần số thạch anh thông thường là 12MHz.

8051 vận hành với nguồn đơn +5V, Vcc được nối vào chân 40 và GND được nối vào chân 20.

1.2.3. Tổ chức bộ nhớ

8051 có bộ nhớ theo cấu trúc Harvard: có vùng nhớ riêng biệt cho chương trình và dữ liệu, cả chương trình và dữ liệu có thể ở bên trong 8051. Dù vậy chúng có thể được mở rộng bằng các thành phần ngoài lên đến tối đa 64K byte bộ nhớ chương trình và 64K byte bộ nhớ dữ liệu.

Bộ nhớ bên trong bao gồm ROM và RAM trên chip, RAM trên chip bao gồm nhiều phần: phần lưu trữ đa dụng, phần lưu trữ địa chỉ hóa từng bit, các bank thanh ghi và các thanh ghi chức năng đặc biệt.

Hai đặc tính cần lưu ý là:

• Các thanh ghi và các Port xuất nhập đã được xếp trong bộ nhớ và có thể được truy xuất trực tiếp giống như các địa chỉ bộ nhớ khác.
• Ngăn xếp bên trong RAM nội nhỏ hơn so với Ram ngoài như trong các bộ vi xử lý khác.
• Chi tiết về bộ nhớ Ram trên chip:

Ram bên trong 8051 được phân chia giữa các bank thanh ghi [00H-1FH], Ram địa chỉ hóa từng bit [20H-2FH], Ram đa dụng [30H-7FH] và các thanh ghi chức năng đặc biệt [80H-FFH].

1.2.3.1.  Ram đa dụng

Mọi địa chỉ trong vùng RAM đa dụng đều có thể được truy xuất tự do dùng cách đánh địa chỉ trực tiếp hoặc gián tiếp. Ví dụ, để đọc nội dung ở địa chỉ 5FH của RAM nội vào thanh ghi tích lũy lệnh sau sẽ được dùng:

MOV A, #5FH

Lệnh này di chuyển một bit dữ liệu dùng cách đánh địa chỉ trực tiếp để xác định “địa chỉ nguồn” [5FH]. Đích nhận dữ liệu được ngầm xác định trong mã lệnh là thanh ghi tích lũy A.

RAM bên trong cũng có thể được truy xuất dùng cách đánh địa chỉ gián tiếp qua R0 hay R1. Ví dụ, sau khi thi hành cùng nhiệm vụ như lệnh đơn ở trên:

MOV R0, #5FH

MOV A, @R0

Lệnh đầu dùng địa chỉ tức thời để di chuyển giá trị 5FH vào thanh ghi R0 và lệnh thứ hai dùng địa gián tiếp để di chuyển dữ liệu “được trỏ bởi R0” vào thanh ghi tích lũy.

1.2.3.2.  RAM địa chỉ hóa từng bit

8051 chứa 210 bit được địa chỉ hóa, trong đó 128 bit là ở các địa chỉ byte 20H đến 2FH, và phần còn lại trong các thanh ghi chức năng đặc biệt.

Ý tưởng truy xuất từng bit riêng rẽ bằng mềm là một đặc tính tiện lợi của vi điều khiển nói chung. Các bit có thể được đặt, xóa, AND, OR …với một lệnh đơn. Đa số các chip xử lí đòi hỏi một chuỗi lệnh đọc–sửa–ghi để đạt được hiệu quả tương tự. Hơn nữa, các port I/0 cũng được địa chỉ từng bit làm đơn giản phần mềm xuất nhập từng bit.

Có 128 bit được địa chỉ hóa đa dụng ở các byte 20H đến 2FH. Các địa chỉ này được truy xuất như các byte hoặc các bit phụ thuộc vào lệnh được dùng. ví dụ, để đặt bit 67H, ta dùng lệnh sau:

SETB 67H

Chú ý rằng “địa chỉ bit 67H” là bit có trọng số lớn nhất [MSB] ở “địa chỉ byte 2CH” lệnh trên sẽ không tác động đến các bit khác của địa chỉ này.

32 byte thấp nhất của bộ nhớ nội là dành cho các bank thanh ghi. Bộ lệnh của 8051 hỗ trợ 8 thanh ghi [R0 đến R7] và theo mặc định [sau khi Reset hệ thống] các thanh ghi này ở các địa chỉ 00H-07H. Lệnh sau đây sẽ đọc nội dung ở địa chỉ 05H vào thanh ghi tích lũy.

MOV A, R5

Đây là lệnh một byte dùng địa chỉ thanh ghi. Tất nhiên, thao tác tương tự có thể được thi hành bằng lệnh 2 byte dùng địa chỉ trực tiếp nằm trong byte thứ hai:

MOV A, 05H

Các lệnh dùng các thanh ghi R0 đến R7 thì sẽ ngắn hơn và nhanh hơn các lệnh tương ứng nhưng dùng địa chỉ trực tiếp. Các giá trị dữ liệu được dùng thường xuyên nên dùng một trong các thanh ghi này.

Bank thanh ghi tích cực có thể chuyển đổi bằng cách thay đổi các bit chọn bank thanh ghi trong từ trạng thái chương trình [PSW]. Giả sử rằng bank thanh ghi 3 được tích cực, lệnh sau sẽ ghi nội dung của thanh ghi tích lũy vào địa chỉ 18H:

MOV R0, A

Ý tưởng dùng “các bank thanh ghi” cho phép “chuyển hướng” chương trình nhanh và hiệu quả [từng phần riêng rẽ của phần mềm sẽ có một bộ thanh ghi riêng không phụ thuộc vào các phần khác].

1.2.3.4. Các thanh ghi chức năng đặc biệt

Các thanh ghi trong 8051 được định dạng như một phần của RAM trên chip. Vì vậy mỗi thanh ghi sẽ có một địa chỉ [ngoại trừ thanh ghi trực tiếp, sẽ không có lợi khi đặt chúng vào trong RAM trên chip]. Đó là lý do để 8051 có nhiều thanh ghi. Cũng như R0 đến R7, có 21 thanh ghi chức năng đặc biệt [SFR: Special Funtion Register] ở vùng trên của RAM nội, từ địa chỉ 80H đến FFH. Chú ý rằng hầu hết 128 địa chỉ từ 80H đến FFH không được định nghĩa. Chỉ có 21 địa chỉ SFR là được định nghĩa.

Ngoại trừ tích lũy [A] có thể được truy xuất ngầm như đã nói, đa số các SFR được truy xuất dùng địa chỉ trực tiếp. Chú ý rằng một vài SFR có thể được địa chỉ hóa bit hoặc byte. Người thiết kế phải thận trọng khi truy xuất bit và byte. Ví dụ lệnh sau:

SETB   0E0H

Sẽ set bit 0 trong thanh ghi tích lũy, các bit khác không thay đổi. Ta thấy rằng E0H đồng thời là địa chỉ byte của thanh ghi tích lũy và là địa chỉ bit có trọng số nhỏ nhất trong thanh ghi tích lũy. Vì lệnh SETB chỉ tác động trên bit, nên chỉ có địa chỉ bit là có hiệu quả.

Các port của 8051 bao gồm port 0 ở địa chỉ 80H, port 1 ở địa chỉ 90H, port 2 ở địa chỉ A0H và port 3 ở địa chỉ B0H. Tất cả các port đều được địa chỉ hóa từng bit. Điều đó cung cấp một khả năng giao tiếp thuận lợi.

8051 chứa 2 bộ định thời đếm 16 bit được dùng trong việc định thời hoặc đếm sự kiện. Timer 0 ở địa chỉ 8AH [TL0: byte thấp] và 8CH [TH0: byte cao]. Timer 1 ở địa chỉ 8BH [TL1: byte thấp] và 8DH [TH1: byte cao]. Việc vận hành timer được set bởi thanh ghi Timer Mode [TMOD] ở địa chỉ 89H và thanh ghi điều khiển timer [TCON] ở địa chỉ 88H. Chỉ có TCON được địa chỉ hóa từng bit.

8051 chứa một port nối tiếp trên chip dành cho việc trao đổi thông tin với các thiết bị nối tiếp như máy tính, modem hoặc cho việc giao tiếp với các IC khác có giao tiếp nối tiếp [có bộ chuyển đổi A/D, các thanh ghi dịch…]. Một thanh ghi gọi là bộ đệm dữ liệu nối tiếp [SBUF] ở địa chỉ 99H sẽ được giữ cả hai dữ liệu truyền và nhận. Khi truyền dữ liệu thì ghi lên SBUF, khi nhận dữ liệu thì đọc SBUF. Các mode vận hành khác nhau được lập trình qua thanh ghi điều khiển port nối tiếp [SCON được địa chỉ hóa từng bit] ở địa chỉ 98H.

Thanh ghi IE [Interrupt Enable: Cho phép ngắt] có địa chỉ byte A8H và địa chỉ bit A8H – AFH có công dụng cho phép hoặc không cho phép các ngắt hoạt động [có thể từng ngắt riêng rẽ hoặc tất cả các ngắt].

Thanh ghi IP [Interrup Priority: Ưu tiên ngắt] có địa chỉ byte B8H và địa chỉ bit B8H – BCH có công dụng thiết lập mức ưu tiên cho các ngắt [ưu tiên thấp hoặc ưu tiên cao].

Thanh ghi PCON [Power Control: Điều khiển nguồn] không có bit định vị. Nó ở địa chỉ 87H chứa nhiều bit điều khiển. Thanh ghi PCON được tóm tắt như sau:

• Bit 7 [SMOD] cho phép tăng gấp đôi tốc độ truyền dữ liệu nối tiếp [tốc độ baud] khi SMOD = 1.
• Bit 6, 5, 4không có địa chỉ.
• Bit 3, 2 [GF1, GF0] cho phép người lập trình dùng với mục đích riêng.
• Bit 1 [PD] dùng để quy định chế độ nguồn giảm.
• Bit 0 [IDL] dùng để quy định chế độ nghỉ.

Các bit điều khiển Power Down và Idle có tác dụng chính trong tất cả các IC họ MCS – 51 nhưng chỉ được thi hành trong sự biên dịch của CMOD.

Thanh ghi A là thanh ghi tích lũy có công dụng chứa dữ liệu của các phép toán mà vi điều khiển xử lý. Ví dụ lệnh MUL AB sẽ nhân những giá trị không dấu 8 bit có trong hai thanh ghi A và B, rồi trả về kết quả 16 bit trong A [byte thấp] và B [byte cao]. Lệnh DIV AB sẽ lấy A chia B, kết quả số nguyên đặt vào A, số dư đặt vào B.

Thanh ghi A có địa chỉ byte là E0H và địa chỉ bit từ E0H – E7H.

Thanh ghi B ở địa chỉ F0H được dùng cùng với thanh ghi A cho các phép toán nhân chia.

Thanh ghi B có thể được dùng như một thanh ghi đệm trung gian đa mục đích. Nó là những bit định vị thông qua những địa chỉ từ F0H – F7H.

Con trỏ ngăn xếp [SP: Stack Pointer] là một thanh ghi 8 bit ở địa chỉ byte là 81H, dùng để lưu trữ tạm thời các dữ liệu. Đây là thanh ghi không định địa chỉ bit. Thanh ghi này chứa địa chỉ của byte dữ liệu hiện hành trên đỉnh ngăn xếp. Các lệnh trên ngăn xếp bao gồm lệnh cất dữ liệu vào ngăn xếp [PUSH] và lệnh lấy dữ liệu ra khỏi ngăn xếp [POP].  Lệnh cất dữ liệu vào ngăn xếp sẽ làm tăng SP trước khi ghi dữ liệu và lệnh lấy ra khỏi ngăn xếp sẽ làm giảm SP. Đối với chip 8051 thì vùng nhớ được dùng để làm ngăn xếp được lưu giữ trong RAM nội.

Để sử dụng ngăn xếp thì ta phải khởi động thanh ghi SP [nghĩa là nạp giá trị cho thanh ghi SP] vùng nhớ của ngăn xếp có địa chỉ bắt đầu là [SP] +1 và địa chỉ kết thúc là 7FH.

Sau khi reset IC, SP sẽ mang giá trị mặc định là 07H và dữ liệu đầu tiên sẽ được cất vào ô nhớ ngăn xếp có địa chỉ 08H. Nếu phần mềm ứng dụng không khởi động SP một giá trị mới thì dãy thanh ghi 1, có thể cả 2 và 3 sẽ không dùng được vì vùng RAM này đã được dùng làm ngăn xếp. Ngăn xếp được truy xuất trực tiếp bằng các lệnh PUSH và POP để lưu trữ tạm thời và lấy lại dữ liệu, hoặc truy xuất ngầm bằng lệnh gọi chương trình con [ACALL, LCALL] và các lệnh trở về [RET, RETI] để lưu trữ giá trị của bộ đếm chương trình khi bắt đầu thực hiện chương trình con và lấy lại khi kết thúc chương trình con.

Con trỏ dữ liệu [DPTR: Data Pointer Register] là thanh ghi 16 bit chứa địa chỉ của ô nhớ cần truy xuất thuộc ROM trong hoặc ngoài và RAM ngoài.

Thanh ghi DPTR có địa chỉ byte là 82H [DPL: byte thấp] và 83H [DPH: byte cao]. Thanh ghi này không định địa chỉ bit.

Bảng 1.2: thanh ghi trạng thái trương trình PSW

• Cờ nhớ [CY]: bit địa chỉ là D7H, cờ nhớ được set lên 1 nếu có nhớ ở bit thứ 7 trong phép toán cộng hay có mượn ở bit thứ 7 trong phép toán trừ.
• Cờ nhớ phụ: Khi cộng các số BCD, cờ nhớ phụ [AC] được set nếu kết quả của 4 bit thấp trong khoảng 0AH đến 0FH. Nếu các giá trị cộng được là số BCD, thì sau lệnh cộng cần có DA A [hiệu chỉnh thập phân thanh ghi tích lũy] để mang kết quả lớn hơn 9 trở về tâm từ 0¸
• Cờ 0 [F0]: là một bit cờ đa dụng dành các ứng dụng của người dùng.
• Các bit chọn bank thanh ghi [RSO và RS1]: xác định bank thanh ghi được tích cực. Chúng được xóa sau khi reset hệ thống và được thay đổi bằng phần mềm nếu cần. Ví dụ, ba lệnh sau cho phép bank thanh ghi 3 và di chuyển nội dung của thanh ghi R7 đến thanh ghi tích lũy A:

SETB RS1

SETB RS0

MOV A, R7

• Cờ Tràn: Cờ tràn [OV] được set một lệnh cộng hoặc trừ nếu có một phép toán bị tràn. Khi các số có dấu được cộng hoặc trừ với nhau, phần mềm có thể kiểm tra bit này để xác định xem kết quả của nó có nằm trong tầm xác định không. Khi các số không dấu được cộng, bit OV có thể được bỏ qua. Các kết quả lớn hơn +127 hoặc nhỏ hơn –128 sẽ set bit OV.

1.2.3.5.  Bộ nhớ ngoài

Khi dùng bộ nhớ ngoài, port 0 không còn là một port I/O thuần túy nữa. Nó được hợp kênh giữa bus địa chỉ [A0-A7] và bus dữ liệu [D0-D7] với tín hiệu ALE để chốt byte thấp của địa chỉ khi bắt đầu mỗi chu kỳ bộ nhớ. Port 2 thông thường được dùng cho byte cao của bus địa chỉ.

Trong nửa đầu của mỗi chu kỳ bộ nhớ, byte thấp của địa chỉ được cấp trong port 0 và được chốt bằng xung ALE. Một IC chốt 74HC373 [hoặc tương đương] sẽ giữ byte địa chỉ thấp trong phần còn lại của chu kỳ bộ nhớ. Trong nửa sau của chu kỳ bộ nhớ port 0 được dùng như bus dữ liệu và được đọc hoặc ghi tùy theo lệnh.

Bộ nhớ chương trình ngoài là một IC ROM được phép bởi tín hiệu PSEN. Hình 1.3 mô tả cách nối một EPROM vào 8051:

Hình 1.3:  Giao tiếp giữa 8051 và EPROM

Hình 1.4: giản đồ thời gian đoc bộ nhớ chương trình ngoài

Một chu kỳ máy của 8051 có 12 chu kỳ xung nhịp. Nếu bộ dao động trên chip được dùng bởi một thạch anh 12MHz thì chu kỳ máy kéo dài 1ms. Trong một chu kỳ máy sẽ có 2 xung ALE và 2 byte được đọc từ bộ nhớ chương trình [nếu lệnh hiện hành là một byte thì byte thứ hai sẽ được loại bỏ]. Giản đồ thời gian của một lần lấy lệnh được vẽ ở hình 1.4.

Bộ nhớ dữ liệu ngoài là một bộ nhớ RAM được cho phép ghi/đọc bằng các tín hệu WR và RD [các chân P3.6 và P3.7 thay đổi chức năng]. Chỉ có một cách truy xuất bộ nhớ dữ liệu ngoài là với lệnh MOVX dùng con trỏ dữ liệu [DPTR] 16 bit hoặc R0 và R1 xem như thanh ghi địa chỉ. Kết nối bus địa chỉ và bus dữ liệu giữa RAM và 8051cũng giống EPROM và do đó cũng có thể lên đến 64 byte bộ nhớ RAM. Ngoài ra, chân RD của 8051 được nối tới chân cho phép xuất [OE] của RAM và chân WR được nối tới chân ghi [WR] của RAM.

Giản đồ thời gian cho lệnh đọc bộ nhớ dữ liệu ngoài được vẽ trên hình 1.5 đối với lệnh MOVX A, @DPTR:

Hình 1.5: Giao tiếp giữa 8051 và RAM

Hình 1.6: Giản đồ thời gian của lệnh MOVX

Giản đồ thời gian cho lệnh ghi [MOV X @DPTR, A] cũng tương tự chỉ khác đường WR sẽ thay vào đường RD và dữ liệu được xuất ra trên port 0 [RD vẫn giữ mức cao] ở hình1.6.

1.2.3.6. Lệnh reset

8051 được reset bằng cách giữ chân RST ở mức cao ít nhất trong 2 chu kỳ máy và trả nó về múc thấp. RST có thể được kích khi cấp điện dùng một mạch R-C.

Trạng thái của tất cả các thanh ghi của 8051 sau khi reset hệ thống được tóm tắt trong bảng 1.4:

Hình 1.7: Mạch Reset hệ thống

Bảng 1.3: Trạng thái các thanh ghi sau khi reset

Quan trọng nhất trong các thanh ghi trên là thanh ghi đếm chương trình, nó được đặt lại 0000H. Khi RST trở lại mức thấp, việc thi hành chương trình luôn bắt đầu ở địa chỉ đầu tiên trong bộ nhớ trong chương trình: địa chỉ 0000H. Nội dung của RAM trên chip không bị thay đổi bởi lệnh reset.